割り込みプログラミング
Ｈ８プログラムの構造で説明したように、４E実験のプログラムでは殆どの処理を割り込み処理で行う。割り込み処理の結果はグローバル変数に反映される。ｍａｉｎ（）プログラムは割り込みに対する初期設定、グローバル変数を参照してのループ処理だけを行っている。
割り込み処理が殆どの処理をおこなう。
ここでは割り込み処理プログラムについて説明する。
なお、ＨＥＷを使用すると、ｉｎｔｐｒｇ．ｃというファイルが自動作成され、すべての割り込み処理をこのファイル内に記述するようになる。ただしベクター番号０の割り込み（リセット割り込み）は特殊であるため、resetprg.cというファイルとして作成される。
１． 割り込みとは
実行中の処理を、割り込みイベント（例外処理要因）によって中断し、割り込み処理プログラムを実行し、この処理を終了したあとで、前の処理を再開する機能。
２． 割り込みの種類
２．１ マスク可能かどうかで分類
| 種類 | |
|---|---|
| NMI | Non-Maskable-Interrupt. マスク不可能な割り込み。 ＣＣＲのＩビットが１でも割り込みが発生する。 最も優先度が高い割り込みで、データ入出力には使用されず、停電検出などに使用する。 |
| NON-NMI | マスク可能な割り込み（ＣＣＲのＩビットで割り込みをマスクできる割り込み）。 ＣＣＲのＩビットを”１”とすると割り込みを発生させない、”０”とすると割り込みが発生する。 |
２．２ 割り込みの種類・ベクタテーブル
割り込みは、下表のように発生元（要因元）で分類される。また割り込み優先順位は、この表の順番になっている。リセット端子からの割り込み優先順位が一番高い。
割り込み要因と割り込み処理関数の対応をテーブルにしたものが
「割り込みテーブル」であり、テーブルでの順番が「ベクトル番号」である。Ｈ８の割り込み優先順位は、たまたまベクトル番号の順番になっている。
ベクタテーブルには処理関数へのアドレスが４バイトで記入されている。割り込みが発生するとこのアドレスがＰＣにセットされて割り込み処理関数が実行される。
| 発生元 | 例外処理要因 | ベクトル番号 |
|---|---|---|
| リセット端子 | リセット | ０ |
| システム予約 | １～６ | |
| 外部割込み端子 | NMI | ７ |
| CPU | トラップ命令 ＃０ | ８ |
| トラップ命令 ＃１ | ９ | |
| トラップ命令 ＃２ | １０ | |
| トラップ命令 ＃３ | １１ | |
| アドレス･ブレーク | ブレーク条件成立 | １２ |
| CPU | スレープ命令の実行による直接遷移 | １３ |
| 外部割込み端子 | IRQ0 | １４ |
| IRQ1 | １５ | |
| IRQ2 | １６ | |
| IRQ3 | １７ | |
| WKP(ウエイクアップ） | １８ | |
| タイマーA | オーバーフロー | １９ |
| システム予約 | ２０ | |
| タイマーW | インプット・キャプチャA/コンペア・マッチA | ２１ |
| インプット・キャプチャB/コンペア・マッチB | ||
| インプット・キャプチャC/コンペア・マッチC | ||
| インプット・キャプチャD/コンペア・マッチD | ||
| オーバーフロー | ||
| タイマーV | コンペア・マッチA | ２２ |
| コンペア・マッチB | ||
| オーバーフロー | ||
| SCI3 | 受信データフル | ２３ |
| 送信データエンプテイ | ||
| 送信終了 | ||
| 受信エラー | ||
| IIC2 | 送信データエンプテイ、送信終了 | ２４ |
| 受信データフル | ||
| アービトレーションロスト/オーバーランエラー | ||
| NACK検出、停止条件検出 | ||
| ADコンバータ | AD変換終了 | ２５ |
３． CPUの割り込み動作
３．１ 割り込みの開始
割り込みとなるイベントが発生したとき、ＣＰＵは以下の動作を行う。
①この発生元での割り込みが、許可されているかチェック。
周辺機器割り込みでは、要因に対応した割り込み許可ビットと割り込みフラグが”１’であること。
②CCRの割り込みマスクビット（Iビット）が’０”である（割り込みが許可されている）かチェック。
（注）NMI割り込みではこのチェックは無い。
以上のチェックをパスしたとき、割り込みが発生する。
③PCの値とCCRの値をスタックに退避する。
④CCRの割り込みマスクビット（Iビット）をセット。
ＣＰＵは、割り込みを実行中は、多重の割り込みを受け付けないようにしている。
⑤ベクトルアドレスをPCの値にセットして、割り込みプログラムを実行。
（正確には、ベクトルアドレス３２ビットを読み、下位の２０ビットがアドレスとして使用されＰＣにセットされる）。
３．２ 割り込み処理
割り込み処理プログラムが実行される。
このプログラムは、終了するとき、RTE命令（アッセンブラのRTE命令）を発行する。
３．３ 割り込みの終了
ＣＰＵがＲＴＥ命令を受信したとき、以下の動作を行う。
①スタックに退避していたPCの値、CCRの値を復元
②元の処理を再開する。
これで割り込み処理は終了して、元のプログラムに復帰する。
（注意）上記の動作３．１と３．２は、プログラムではなく、ＣＰＵ本体機能の動作として実行される。
４． 割り込みに対応するプログラム
２つの部分（割り込みに対する準備・受付設定、割り込みに対する応答）から構成される。
４．１ 割り込みに対する準備・受付設定
（１）ベクターテーブルの確保
Ｈｉ８マイコンではＨ’００００からＨ’００３３まではベクターテーブルてあるとして始めから確保されている。
（２）割り込み処理関数の定義
割り込みテーブルに、割り込み処理関数へのアドレスと記入し、割り込み処理関数の実体を定義する。
ＨＥＷでは以下のように記述する。
| #pragma interrupt irq0(vect=12) void irq0(void); |
#pragmaはＣコンパイラへの指示をするもの。ｉｒｑ０という関数が割り込み関数であることを示す。vect=12は、これが割り込みベクトル１２であることを示す。 void irq0(void);は、割り込み処理関数のプロトライプ宣言 |
| void irq0(void){ } | 割り込み処理関数本体の記述。 |
割り込み処理関数は、割り込みが発生したときに処理する関数。
これはｖｏｉｄ型の関数でありリターン値は無い。
ｍａｉｎ（）プログラムとは別に記述する。
したがってフローチャートでは、独立した入力と出力をもったチャートになる。
（３）ベクターテーブルへの割り込み処理関数アドレスの登録
上記のソースコードをコンパイル、リンクすると、リンクのときにアドレスがテーブルに登録される。
（４）割り込み受付設定
これはｍａｉｎ（）プログラム、また割り込み処理プログラムが次ぎの割り込みを受け付けるために設定する。
①ＣＣＲのＩビットをセット（割り込み禁止モード）する。
これは、以下の②の設定が、割り込み禁止モードでおこなう必要があるためである。
（注意）
CCRのビットを操作するには、特別な関数 set_imask_ccr() を使用する。
またこの関数を使用するには、#include <machine.h> として、machine.hファイルをインクルードする。
②発生元の割り込みを受け付けるための各種設定をする。
この設定は、割り込み発生元によって、設定するレジスタが異なる。
最後に、割り込み要因に対する割り込みフラグをクリアする。
この設定詳細は、５．割り込み対応レジスタ を参照。
③ＣＣＲのＩビットをリセットする（割り込み許可モード）する。
HEWを使用すると、上記の（１）、（２）、（３）はコメント付コードで自動作成される。
生かしたい部分のコメントを外すだけでよい。（４）の部分は実際にプログラミング（コーデイング）する必要がある。
４．２ 割り込みに対する応答
割り込み処理関数に記述する。
①前処理
必要に応じて、汎用レジスタを退避する。
②割り込み処理
③後処理
割り込みフラグをクリアする。
割り込みビットを”０”にして割り込み可能とする
これで割り込みを再び受付けするようになる。
汎用レジスタの復元をする。
ＨＥＷを使用したとき、割り込みに関する４．１の（１）、（２）、（３）の外枠が自動作成される。開発者は、ｍａｉｎ（）関数で割り込み受付設定を記述し、intprog.c内で割り込みに対す応答を記述するだけで、割り込みを使用することができる。
ｍａｉｎ（）関数の例
intprog.cの例
５．割り込み対応レジスタ及びビット
５．1 IRQ端子割り込み
| レジスタとビット | 内容 |
|---|---|
| コンデションコードレジスタ（ＣＣＲ） 割り込みマスクビット（Ｉ） |
全体割り込み許可設定 ＝１ 割り込み要求をマスク ＝０ 割り込み要求のマスク解除（割り込み可能） |
| ポート１・ポートモードレジスタ（ＰＭＲ１） Ｐ１４/ＩＲＱ０機能選択ビット（ＩＲＱ０） Ｐ１５/ＩＲＱ１機能選択ビット（ＩＲＱ１） Ｐ１６/ＩＲＱ２機能選択ビット（ＩＲＱ２） Ｐ１７/ＩＲＱ３機能選択ビット（ＩＲＱ３） |
端子を割り込み端子として設定するか、汎用入出力ポートとするか、ポートの機能選択するレジスタ ＝０ 汎用入出力ポート ＝１ IRQ０，１，２，３割り込み入力端子 |
| 割り込みエッジセレクトレジスタ（ＩＥＧＲ１） ＩＲＱ０エッジセレクトビット（ＩＥＧ０） ＩＲＱ１エッジセレクトビット（ＩＥＧ１） ＩＲＱ２エッジセレクトビット（ＩＥＧ２） ＩＲＱ３エッジセレクトビット（ＩＥＧ３） |
割り込み信号の立ち上がり、立下りの指定 ＝０ 立下りエッジ検出 ＝１ 立ち上がりエッジ検出 |
| 割り込みイネーブルレジスタ（ＩＥＮＲ１） ＩＲＱ０割込要求イネーブルビット（ＩＥＮ０） ＩＲＱ１割込要求イネーブルビット（ＩＥＮ１） ＩＲＱ２割込要求イネーブルビット（ＩＥＮ２） ＩＲＱ３割込要求イネーブルビット（ＩＥＮ３） |
外部端子を割り込み可能設定 ＝１ 割り込み要求イネーブル ＝０ デセーブル |
| 割り込みフラグレジスタ（ＩＲＲ１） ＩＲＱ０割込み要求フラグビット（ＩＲＲＩ０） ＩＲＱ１割込み要求フラグビット（ＩＲＲＩ１） ＩＲＱ２割込み要求フラグビット（ＩＲＲＩ２） ＩＲＱ３割込み要求フラグビット（ＩＲＲＩ３） |
外部端子割り込みフラグ セット条件： IRQ0～３端子が割り込み入力に指定され、指定のエッジを検出したとき。 クリア条件： ’０’を書き込んだとき。 |
５．２ ＮＭＩ端子割り込み
| レジスタとビット | 内容 |
|---|---|
| 割り込みエッジセレクトレジスタ（ＩＥＧＲ１） NMIエッジセレクトビット（NMIEG） |
割り込み信号の立ち上がり、立下りの指定 ＝０ 立下りエッジ検出 ＝１ 立ち上がりエッジ検出 |
５．３ ＴｉｍｅｒＡ割り込み
TimerAは８ビットのカウンタでオーバフローしたとき（２５５から０に変化したとき）割り込みが発生する。
| レジスタとビット | 内容 |
|---|---|
| コンデションコードレジスタ（ＣＣＲ） 割り込みマスクビット（Ｉ） |
全体割り込み許可設定 ＝１ 割り込み要求をマスク ＝０ 割り込み要求のマスク解除（割り込み可能） |
| プリスケーラ（ＰＳＳ） | システムクロックを入力とする１３ビットカウンタ。入力クロック設定 |
| タイマモードレジスタ（ＴＭＡ） インターナルクロックセレクとビット０ （ＴＭＡ０） インターナルクロックセレクトビット１ （ＴＭＡ１） インターナルクロックセレクトビット２ （ＴＭＡ２） インターナルクロックセレクトビット３ （ＴＭＡ３） |
プリスケーラの選択、入力クロックの選択 下の表を参照。 |
| イマモードレジスタ（ＴＭＡ） インターナルクロックセレクトビット３ （ＴＭＡ３） |
タイマAの動作モード選択 ＝０ プリスケーラS ＝ プリスケーラW |
| 割り込みイネーブルレジスタ（ＩＥＮＲ１） タイマＡ割り込みイネーブルビット （ＩＥＮＴＡ） |
タイマ割り込み許可設定 ＝１ タイマAオーバフロー割り込みイネーブル ＝０ デセーブル |
| 割り込みフラグレジスタ（ＩＲＲ１） タイマＡ割り込み要求フラグビット （ＩＲＲＴＡ） |
割り込みフラグ セット条件： IRQ0～３端子が割り込み入力に指定され、指定のエッジを検出したとき。 クリア条件： ’０’を書き込んだとき。 |
| タイマカウンタ（ＴＣＡ） | ８ビットタイマカウンタ、割り込み周期の設定 |
入力クロックの選択
Φはシステムクロック。３６６４Fでは１６MHｚ。
| ｲﾝﾀｰﾅﾙ・クロックセレクトビットTCA | TCA入力クロックの選択 | |||
|---|---|---|---|---|
| TMA3 | TMA2 | TMA1 | TMA0 | |
| ０ | ０ | ０ | ０ | Φ/８１９２をカウント |
| ０ | ０ | ０ | １ | Φ/４０９６をカウント |
| ０ | ０ | １ | ０ | Φ/２０４８をカウント |
| ０ | ０ | １ | １ | Φ/５１２をカウント |
| ０ | １ | ０ | ０ | Φ/２５６をカウント |
| ０ | １ | ０ | １ | Φ/１２８をカウント |
| ０ | １ | １ | ０ | Φ/３２をカウント |
| ０ | １ | １ | １ | Φ/８をカウント |
５．４ ＴｉｍｅｒＷ割り込み
TimerWは１６ビットのカウンタで、オーバフローしたとき、コンペアマッチちたとき、割り込みが発生する。
| レジスタとビット | 内容 |
|---|---|
| コンデションコードレジスタ（ＣＣＲ） 割り込みマスクビット（Ｉ） |
全体割り込み許可設定 ＝１ 割り込み要求をマスク ＝０ 割り込み要求のマスク解除（割り込み可能） |
| タイマモードレジスタW（ＴＭＲＷ） カウンタスタートビット（ＣＴＳ） |
カウンタスタート指定 ＝０ TCNTカウンタ動作停止 ＝１ TCNTカウンタ動作実施 |
| タイマモードレジスタW（ＴＭＲＷ） ＰＷＭモードＢビット（ＰＷＭＢ） FTIOB端子 ＰＷＭモードＣビット（ＰＷＭＣ） FTIOC端子 ＰＷＭモードＤビット（ＰＷＭＤ） FTIOD端子 |
タイマの出力モード選択 ＝０ 通常のアウトプット・コンペア出力 ＝１ PWM出力 |
| タイマモードレジスタW（ＴＭＲＷ） クロックセレクト０ビット（CKS0) クロックセレクト１ビット（CKS１) クロックセレクト２ビット（CKS２) |
TCNTの入力クロック設定（プリスケール） 下の表を参照。 |
| タイマコントロールレジスタ（ＴＣＲＷ） タイマ出力レベル・セットＡビット（ＴＯＡ） FTIOA端子 タイマ出力レベル・セットＢビット（ＴＯＢ） FTIOB端子 タイマ出力レベル・セットＣビット（ＴＯＣ） FTIOC端子 タイマ出力レベル・セットＤビット（ＴＯＤ） FTIOB端子 |
コンペアマッチ前の出力値選択 ＝０ 出力値０ ＝１ 出力値１ |
| タイマカウンタ（ＴＣＮＴ） | １６ビットカウンタ |
| ジェネラルレジスタＡ（ＧＲＡ） | ＰＷＭ出力の周期設定 |
| ジェネラルレジスタＢ（ＧＲＢ） | ＦＴＩＯＢ端子ＰＷＭ波形のＨ幅を決める |
| ジェネラルレジスタＣ（ＧＲＣ） | ＦＴＩＯＣ端子ＰＷＭ波形のＨ幅を決める |
| ジェネラルレジスタＤ（ＧＲＤ） | ＦＴＩＯＤ端子ＰＷＭ波形のＨ幅を決める |
| タイマインタラプトイネーブルレジスタW （ＴＩＥＲＷ） イネーブルＡビット（ＩＭＩＥＡ） イネーブルＢビット（ＩＭＩＥＢ） イネーブルＣビット（ＩＭＩＥＣ） イネーブルＤビット（ＩＭＩＥＤ） オーバフローイネーブルビット（ＯＶＩＥ） |
コンペアマッチ割り込みイネーブル設定 ＝１ 割り込みイネーブル ＝0 デセーブル |
| タイマステータスレジスタW（ＴＳＲＷ） フラグＡ（ＩＭＦＡ） フラグＢ（ＩＭＦＢ） フラグＣ（ＩＭＦＣ） フラグＤ（ＩＭＦＤ） オーバフローフラグ（ＯＶＦ） |
割り込みフラグ セット条件： IGRDA～GRDがアウトプットコンペアレジスタとして機能し、TCNTと一致したとき。 クリア条件： ’０’を書き込んだとき |
| タイマステータスレジスタW（ＴＳＲＷ） オーバフローフラグ（ＯＶＦ） |
タイマーオーバーフロー割り込みフラグ セット条件： TCNTがH'FFFFからH'0000オーバフローしたとき。 クリア条件： ’０’を書き込んだとき |
クロックセレクトビット（CKS)とタイマカウンタ（TCNT)の入力クロック選択
| クロックセレクトビット | TCNT入力クロックの選択 | |||
|---|---|---|---|---|
| CKS2 | CKS1 | CKS1 | クロック源 | 内容 |
| ０ | ０ | ０ | 内部クロック | Φをカウント |
| ０ | ０ | １ | Φ/２をカウント | |
| ０ | １ | ０ | Φ/４をカウント | |
| ０ | １ | １ | Φ/８をカウント | |
| １ | ＊ （任意） |
＊ （任意） |
外部イベント （FTCI) |
立ち上がりエッジをカウント |
５．５ ＡＤ変換終了割り込み
AD変換が終了したとき割り込みが発生する。
| レジスタとビット | 内容 |
|---|---|
| コンデションコードレジスタ（ＣＣＲ） 割り込みマスクビット（Ｉ） |
全体割り込み許可設定 ＝１ 割り込み要求をマスク ＝０ 割り込み要求のマスク解除（割り込み可能） |
| AＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） ＡＤエンドフラグビット（ＡＤＦ） |
ＡＤエンドフラグ セット条件： AD変換終了のとき クリア条件： ’０’を書き込んだとき |
| ＡＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） ＡＤインタプトイネーブルビット（ＡＤＩＥ） |
ＡＤ変換終了割り込み可能設定、 ＝０ 禁止 ＝１ 許可 |
| ＡＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） ＡＤスタートフラグビット（ＡＤＳＴ） |
AD変換スター ＝０ 停止 ＝１ 開始ト |
| ＡＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） スキャンモードビット（ＡＤＳ） |
スキャンモード ＝０ 単一モード ＝１ スキャンモード |
| ＡＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） クロックセレクトビット（CKS) |
AD変換時間の設定 ＝０ １３４ステート ＝１ ７０ステート |
| ＡＤコントロール/ステータスレジスタ （ＡＤＣＳＲ） チャンネルセレクト０ビット（CH0) チャンネルセレクト１ビット（CH１) チャンネルセレクト２ビット（CH２) |
アナログ入力チャンネルの設定 下の表を参照。 |
| ＡＤコントロールレジスタ（ＡＤＣＲ） トリガーイネーブル（ＴＲＧＥ） |
外部トリガ可能かどうかの設定 ＝０ 禁止 ＝１ 許可 |
| ＡＤデータレジスタＡ（ＡＤＤＲＡ） | １０ビットのＡＤ変換データを格納 |
| ＡＤデータレジスタＢ（ＡＤＤＲＢ） | １０ビットのＡＤ変換データを格納 |
| ＡＤデータレジスタＣ（ＡＤＤＲＣ） | １０ビットのＡＤ変換データを格納 |
| ＡＤデータレジスタＤ（ＡＤＤＲＤ） | １０ビットのＡＤ変換データを格納 |
セレクトビットとアナログ入力チャネルの対応
| セレクトビット | アナログ入力チャネル | |||
|---|---|---|---|---|
| CK2 | CK1 | CK0 | 単一モード時 （SCAN=０） |
スキャンモード時 （SCAN=1) |
| ０ | ０ | ０ | AN0 | AN0 |
| ０ | ０ | １ | AN1 | AN0～AN1 |
| ０ | １ | ０ | AN2 | AN0～AN２ |
| ０ | １ | １ | AN3 | AN0～AN３ |
| １ | ０ | ０ | AN4 | AN4 |
| １ | ０ | １ | AN5 | AN４～AN５ |
| １ | １ | ０ | AN6 | AN４～AN６ |
| １ | １ | １ | AN7 | AN４～AN７ |
6． 補足
6．１ 多重割り込み
Ｈ８／３００ Ｔｉｎｙシリーズでは、ＮＭＩ割り込み以外では多重割り込みは無い。
6．２ 割り込みの優先度
ＮＭＩだけは多重割り込みができる。ＩＲＱ０割込み実行中に、これより優先度が高いＮＭＩ割り込みが発生すると、ＩＲＱ０の割り込み処理は中断され、ＮＭＩ割り込みが実行される。 ＮＭＩ割り込み処理が終了するとＩＲＱ０の割り込みが再開される。
一般の割り込みでは、２つ同時の割り込みが発生したら、優先度の高い割り込みから処理される。